Design and implementation of high efficiency power amplifiers for 5G Applications
Conception et implémentation d'architectures d'amplificateurs de puissance à haute efficacité pour des applications 5G
Résumé
The increasing complexity of modulation schemes brought on by the evolution of mobile communication standards has led to high peak to average power ratio (PAPR) signals. As a result, traditional linear power amplifier (PA) architectures are no longer suitable as they exhibit low average efficiency when operating with such signals. One of the possible solutions to this issue is load modulation-based architectures which are capable of providing higher average efficiency. This work focuses on the analysis, design, and implementation of the two main load modulation architectures: Outphasing (OPA) and Doherty (DPA). The Outphasing architecture is studied under its different forms and a new unified design method is proposed for OPA combiners. A second analysis is conducted on DPA combiners, resulting in a new analysis method capable of determining the maximum back-off achievable by a given combiner architecture in Doherty mode. Unlike existing works, the proposed method also determines the required driving currents at the inputs of the combiner to maintain ideal Doherty conditions throughout the Doherty region. In order to validate this technique, a twostage class-E DPA with compact LC combiner is designed and implemented using 130nm RF-SOI. Measured performance is in-line with the state of the art as the PA achieves a peak PAE of 51% at 32dBm output power under 3.4V supply voltage at 2.3GHz in CW mode. From 2.1GHz to 2.5GHz, the PA shows an average output power and PAE higher than 26.9dBm and 39% respectively at -35dBc E-UTRA ACLR when using a 10MHz50RB QPSK LTE uplink signal with memoryless digital predistortion (DPD). At 2.3GHz, the PA achieves a linear Pout and PAE of 28.85dBm and 42.8% respectively. Next, a system analysis is performed on the Outphasing transmitter system (OTX) which contains both the RF OPA as well as the signal processing interface and analog interface known as the signal component separator (SCS). The design and operation of OPA in both class-B and class-E is studied resulting in a dual-input class-E OPA design. Different DPD architectures are studied including the look-up table DPD and the behavioural modelling-based architectures. Finally, an IN-SCS DPD architecture is put forward as a potential novel solution allowing the integration of the DPD block into the SCS providing abasis for future research.
La complexité croissante des schémas de modulation due à l'évolution des normes de communication mobile a conduit à des signaux à fort rapport puissance de crête/puissance moyenne (PAPR). En conséquence, les architectures traditionnelles d'amplificateurs de puissance (PA) linéaires ne sont plus adaptées car elles présentent un faible rendement moyen lorsqu'elles fonctionnent avec de tels signaux. Une des solutions possibles à ce problème est l'utilisation d'architectures basées sur la modulation de charge qui sont capables de fournir un rendement moyen plus élevé. Ce travail se concentre sur l'analyse, la conception et la mise en œuvre des deux principales architectures à modulation de charge : Outphasing (OPA) et Doherty (DPA). L'architecture Outphasing est étudiée sous ses différentes formes et une nouvelle méthode de conception unifiée est proposée pour les combineurs OPA. Une seconde analyse est menée sur les combineurs DPA, aboutissant à une nouvelle méthode d'analyse capable de déterminer le back-off maximal réalisable par une architecture de combineur donnée en mode Doherty. Contrairement aux travaux existants, la méthode proposée détermine également les courants d'attaque requis aux entrées du combineur pour maintenir des conditions idéales de Doherty dans toute la région de Doherty. Afin de valider cette technique, un DPA en classe E à deux étages avec un combineur LC compact est conçu et implémenté en utilisant la technologie RFSOI en 130nm. Les performances mesurées sont en ligne avec l'état de l'art puisque le PA atteint un PAE maximum de 51% à une puissance de sortie de 32dBm sous une tension d'alimentation de 3,4V à 2,3GHz en mode CW. De 2,1 GHz à 2,5 GHz, le PA présente une puissance de sortie moyenne et un PAE supérieur à 26,9 dBm et 39% respectivement à -35 dBc E-UTRA ACLR lors de l'utilisation d'un signal de liaison montante LTE 10MHz-50RB QPSK avec prédistortion digitale (DPD) sans mémoire. À 2,3GHz, le PA atteint un Pout linéaire et un PAE de 28,85 dBm et 42,8% respectivement. Ensuite, une analyse de système est effectuée sur le système émetteur Outphasing (OTX) qui contient à la fois l'OPA RF ainsi que l'interface de traitement du signal et l'interface analogique connue sous le nom de séparateur de composantes signal (SCS). La conception et le fonctionnement de l'OPA en classe B et en classe E sont étudiés, ce qui aboutit à la conception d'un OPA de classe E à double entrée. Différentes architectures de DPD sont étudiées, notamment la DPD tabulée (look-up table) et les architectures basées sur la modélisation comportementale. Enfin, une architecture DPD IN-SCS est proposée comme une nouvelle solution potentielle permettant l'intégration du bloc DPD dans le SCS, fournissant une base pour de futures recherches.
Origine | Version validée par le jury (STAR) |
---|